קורס ב-CPU
🎬 106 שיעורים⏱️ 8 שע׳ 12 דק׳∞ צפייה ללא הגבלה
199 ₪
גישה מלאה לכל השיעורים
🎁 15% הנחה על הרכישה הראשונה — אוטומטית בתשלום
🔄
החזר תוך 14 יום
לא מתאים? מקבלים החזר
🔒
תשלום מאובטח
סליקה דרך iCount
⚡
גישה מיידית
נפתח מיד אחרי התשלום
🧾
חשבונית מס
נשלחת אוטומטית למייל
פרטי הביטול המלאים בתקנון השימוש.
🎓 הנחת כמות🎯 עוד 2 קורסים ל-10% הנחה
2 = 10%3 = 15%4 = 20%
🎁 עוד לא בטוח/ה? קבל/י טעימה חינם
נשלח לך למייל שיעור לדוגמה + קוד 10% הנחה על הרכישה — בלי התחייבות.
תוכן הקורס
יסודות - מודלים וארכיטקטורה
- 1.מודל פון-ניומןתצוגה מקדימה▶️
- 2.DataFlow🔒
- 3.ממשק הוראות ISA🔒
- 4.מיקרו ארכיטקטורה🔒
- 5.מחסנית המערכת ורמות הטרנספורמציה🔒
מדדי ביצועים
- 6.הגדרות בסיס🔒
- 7.חוק אמדל🔒
- 8.הספק ואנרגיה🔒
זיכרון - DRAM
- 9.מבנה תא DRAM ורענון🔒
- 10.פעולת DRAM🔒
- 11.תזמון FR-FCFS🔒
- 12.RAIDR🔒
- 13.דוגמה🔒
- 14.שגיאת הפרעה RowHammer🔒
ISA Tradeoffs
- 15.נקודות עיצוב🔒
- 16.סגנונות עיבוד הוראה🔒
- 17.פורמטים של הוראות🔒
- 18.סוגי נתונים וארגון הזכרון🔒
- 19.רגיסטרים, מצבי כתובות ואורך ההוראה🔒
- 20.RISC vs CISC🔒
MIPS ISA
- 21.מצב נראה למתכנת ופריסת זיכרון🔒
- 22.הוראות R-TYPE ו-LOAD/STORE🔒
- 23.בקרת זרימה🔒
- 24.קריאות לפונקציה🔒
- 25.גישה מיושרת ולא מיושרת🔒
תכנות אסמבלי ב-MIPS
- 26.LOAD/STORE בפירוט🔒
- 27.ענפים CFG - ליניאריזציה🔒
- 28.קפיצות🔒
- 29.Caller/Callee🔒
- 30.מפת הזיכרון של MIPS🔒
- 31.תרגיל 1🔒
- 32.תרגיל 2🔒
- 33.תרגיל מבחן 1🔒
- 34.תרגיל מבחן 2🔒
Datapath & Control Unit
- 35.הפרדת DataPath ו-Controller🔒
- 36.מבנה FSM כללי🔒
- 37.דוגמה: מסכם סדרתי🔒
- 38.דוגמה: עצרת🔒
- 39.Von Neumann מחווט Datapath🔒
Single-Cycle Microarchitecture
- 40.מה זה מיקרוארכיטקטורה חד-מחזורית🔒
- 41.חמשת שלבי ביצוע ההוראה🔒
- 42.מסלול נתונים R-Type🔒
- 43.מסלול נתונים I-Type🔒
- 44.מסלול נתונים Load/Store🔒
- 45.מסלול נתונים - בקרת זרימה🔒
- 46.מסלול נתונים J-TYPE🔒
- 47.Control - לוגיקת הבקרה Decoder🔒
- 48.ניתוח תזמון ומדדי ביצועים🔒
- 49.שאלת מבחן 1🔒
- 50.שאלת מבחן 2🔒
Multi-Cycle ומיקרו-תוכנה
- 51.מוטיבציה ועקרונות Multi-Cycle🔒
- 52.Datapath רב-מחזורי - Fetch & Decode🔒
- 53.Datapath רב-מחזורי - LW, SW, R-Type, BEQ🔒
- 54.המעבד השלם🔒
- 55.יחידת הבקרה FSM של Multi-Cycle🔒
- 56.מיקרו-תוכנה🔒
- 57.ניתוח ביצועים CPI ממוצע🔒
- 58.שאלת מבחן 1🔒
- 59.שאלת מבחן 2🔒
Pipelining: בסיס ותלויות
- 60.מוטיבציה ורעיון🔒
- 61.ביצועים🔒
- 62.שלבי ה-pipeline🔒
- 63.קווי בקרה של הפייפליין🔒
- 64.שאלת מבחן🔒
- 65.תחרות משאבים🔒
- 66.סוגי תלויות נתונים🔒
- 67.טיפול ב-flow dependence🔒
- 68.Interlocking🔒
- 69.תנאי Stall🔒
- 70.Data Forwarding/Bypassing🔒
- 71.דוגמה🔒
- 72.תזמון תוכנה לעומת חומרה🔒
- 73.טיפול בתלויות בקרה🔒
- 74.תרגיל🔒
ניבוי ענפים (Branch Prediction)
- 75.סוגי ענפים ומוטיבציה🔒
- 76.טיפול ב-control dependence🔒
- 77.Branch Target Buffer (BTB)🔒
- 78.ניבוי סטטי - 4 שיטות🔒
- 79.ניבוי דינמי - 1-ביט🔒
- 80.ניבוי דינמי - 2-ביט🔒
- 81.קורלציה גלובלית - GHR & PHT🔒
- 82.Gshare וקורלציה מקומית🔒
- 83.מנבאים היברידיים, TAGE & Perceptron🔒
חריגות מדויקות ושמירת מצב
- 84.חריגות מדויקות🔒
- 85.ROB🔒
- 86.History Buffer🔒
- 87.ROB+FF🔒
- 88.RAT🔒
Out-of-Order Execution
- 89.הבעיה🔒
- 90.אלגוריתם טומסולו🔒
- 91.דוגמה לטומסולו🔒
מעבר מ-MIPS ל-RISC-V
- 92.שיעור 1🔒
שאלות מבחן
- 93.שאלה 1🔒
- 94.שאלה 2🔒
- 95.שאלה 3🔒
- 96.שאלה 4🔒
- 97.שאלה 5🔒
- 98.שאלה 6🔒
- 99.שאלה 7🔒
- 100.שאלה 8🔒
- 101.שאלה 9🔒
- 102.שאלה 10🔒
- 103.שאלה 11🔒
- 104.שאלה 12🔒
- 105.שאלה 13🔒
- 106.שאלה 14🔒
סטודנטים רכשו גם
199 ₪
גישה מלאה · לתמיד